首页
191问答库
>
在verilog中声明一个寄存器类型，但不赋值，默认是高阻还是X？
在verilog中声明一个寄存器类型，但不赋值，默认是高阻还是X？
rt如果生命的是wire类型呢？
2024-11-05 11:35:50
推荐回答（2个）
回答1：
经过modelsim测试：凯慧
结果表明：孝孙竖reg类型不赋值，巧大默认是x；wire类型不赋值，默认是高阻。
回答2：
X,wire型是Z
相关问答
verilog reg 数组类型赋值后，仿真总是高阻
verilog有4种逻辑状态0、1、z、x对应低、高电平、高...
verilog里面有4种逻辑状态0、1、z、x，分别对应低高...
verilog reg类型有高阻态吗
最新问答
如果一个男生对一个女生说你真有意思 代表什么?
在verilog中声明一个寄存器类型，但不赋值，默认是高阻还是X？
—台三相异步电动机，额定功率90千瓦，额定电流160安，额定电压380，功率因数0.85，星三角降
信息管理与信息系统专业就业前景如何？
怎么管理好车间员工
与我国接壤的金砖国家有哪些
鼠标键盘（是那种圆头的）今天突然没反应了 键盘灯不亮 鼠标亮但是没作用 我换了USB就可以用了 怎么办？
7788收藏认证费要多少钱？
为什么不能用手提着头发把自己提起来？(头发足够长)
小学数学六年级应用题~大家来啦~!
