用VHDL语言编写一个程序,要求16位并行数据的输入,然后将这16位数据一位一位地串行输出,跪求

2025-03-28 11:04:32
推荐回答(1个)
回答1:

用verilog可以不?