191问答库 > 请帮忙设计一个分频器，用VHDL语言写的。100kHz的信号分成40khz

请帮忙设计一个分频器，用VHDL语言写的。100kHz的信号分成40khz

但题目是2.5倍这程序实现不了请进一步指点

2024-11-02 13:29:13

推荐回答（1个）

回答1：

要多少分频就改 IF TEMP1=1000 THEN 里面1000这个数据就可以了要注意不要超出数据长度了就可以如果超出了就可以2次或者多次分频都可以改1000 这个数据就可以
而且等于1000是2000分频器依此类推

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY FENP IS
PORT(CLK:IN BIT;
CLK1:BUFFER BIT);
END ENTITY;
ARCHITECTURE OO OF FENP IS
BEGIN
PROCESS(CLK)
VARIABLE TEMP1: NATURAL;
BEGIN
IF CLK'EVENT AND CLK='1' THEN
TEMP1:=TEMP1+1;
IF TEMP1=1000 THEN
TEMP1:=0;
CLK1<=NOT CLK1;
END IF;
END IF;
END PROCESS;
END;