首页
191问答库
>
verilog 里的always执行条件
verilog 里的always执行条件
2024-11-06 08:05:52
推荐回答（1个）
回答1：
always@（*）代表的是：每当这个always块内的赋值语句右手变量发生变化的时候，都能当做always块的执行条件
一般在写组合逻辑电路时候，遇到条件比较繁杂的时候，可以使用*代替条件列表
相关问答
最新问答
男性尿道口刺痛怎么回事？
乙肝肝硬化腹水 求治疗方法
如何使用终端命令彻底完全卸载删除软件
Z138有谁坐过这列火车，经常晚点吗？谢谢！
荣威ei6和荣威eRX5哪个好
谁能给我解释一下陈奕迅的十年这首歌的歌词是要表达什么意思
关于dog的英文名言
你是头大猪用英语翻译怎么讲
TP-LINKTL-WR842N 请问这款路由器的无线ap模式如何设置
和异性交往的过程中，有哪些关系能够让两人的感情迅速升温？
