把开关当做输入，数码管不同的段当做输出。设计一个译码逻辑电路就可以了，类似3-8译码器之类的，原理是一样的。verilog可以考虑case语句：针对不同的开关状态组合，给出不同的数码管各段的通电状态组合。注意加上非罗列状态处理语句
有静态显示和动态显示两种方法,其中动态显示占用端口较少,所以大多时候使用的动态显示。 具体的参考周润景老师的那本书。
