verilog-a 高阻

哪位大神知道怎么用Veriolg-a 描述高阻啊？比如写一个三态门

2025-03-14 00:18:23

推荐回答（1个）

回答1：

inout [7:0]data;
assign data = isen ? rdata : 8'dz;
利用上面的语句就可以实现三态门，当isen被拉高时，data可以作为输出使用，输出rdata的数据，当isen被拉低时，data输出高阻态，即输出被截止，此时data可以作为输入口使用。
有不懂的可以继续追问。