74LS00的空载导通电流Iccl

Vcc端采样电阻100Ω 实测约2.65mA

目录

引言
实验一 TTL与非门的静态参数测试 ………………………………… 4
实验二 组合逻辑电路分析与设计………………………………………8
实验三 利用MSI设计组合逻辑电路……………………………………10
实验四 译码显示电路……………………………………………………15
实验五 组合电路中的竞争与冒险………………………………………20
实验六 同步计数器的设计………………………………………………22
实验七 计数、译码、显示综合实验……………………………………23
实验八 8421码检测电路的设计…………………………………………25
实验九 555时基电路及其应用…………………………………………28
实验十 D-A、A-D转换器………………………………………………34
实验十一 三位半直流数字电压表…………………………………………40
实验十二 智力竞赛抢答装置………………………………………………46
附录所用集成电路型号及外引线排列图……………………………………48

引 言

《数字电路与逻辑设计》是一门实践性很强的基础课，在学习中不仅要掌握基本原理和基本方法，更重要的是学会灵活应用。要真正掌握它，必需经过实验环节。《数字电路与逻辑设计》是其后续课程。通过本课程，可巩固和扩充学过的理论知识，更重要的是，通过实验训练，使同学掌握必要的实验技能和培养科学的实验作风。课程要求学生了解所用仪器的基本原理；熟练使用仪器；熟悉各单元电路的工作原理，各集成器件的逻辑功能和使用方法，从而有效地培养学生理论联系实际和解决实际问题的能力。实验内容是设计、安装、调试型的，要求学生独立完成设计、安装、调整、测试的全过程。学生在 实验中遇到问题，原则由他们自行解决，教师不予具体的帮助，必要时只给思考或方法上的指导。
实验的基本过程，应包括确定实验内容，选定最佳的实验方法和实验线路，拟出较好的实验步骤，合理选择仪器设备和元器件，进行连接安装和调试，最后写出完整的实验报告。
在进行数字电路实验时，充分掌握和正确利用集成元件及其构成的数字电路独有的特点和规律，可以收到事半功倍的效果，对于完成每一个实验，应做好实验预习，实验记录和实验报告等环节。
一、实验预习
认真预习是做好实验的关键，预习好坏，不仅关系到实验能否顺利进行，而且直接影响实验效果，预习应按本教材的实验预习要求进行，在每次实验前首先要认真复习有关实验的基本原理，掌握有关器件使用方法，对如何着手实验做到心中有数，通过预习还应做好实验前的准备，写出一份预习报告，其内容包括：
1． 绘出设计好的实验电路图，该图应该是逻辑图和连线图的混合，既便于连接线，又反映电路原理，并在图上标出器件型号、使用的引脚号及元件数值，必要时还须用文字说明。
2．拟定实验方法和步骤。
3．拟好记录实验数据的表格和波形座标。
4．列出元器件单。
二、实验记录
实验记录是实验过程中获得的第一手资料，测试过程中所测试的数据和波形必须和理论基本一致，所以记录必须清楚、合理、正确，若不正确，则要现场及时重复测试，找出原因。实验记录应包括如下内容：
1． 实验任务、名称及内容。
2． 实验数据和波形以及实验中出现的现象，从记录中应能初步判断实验的正确性。
3． 记录波形时，应注意输入、输出波形的时间相位关系，在座标中上下对齐。
4． 实验中实际使用的仪器型号和编号以及元器件使用情况。
三、实验报告
实验报告是培养学生科学实验的总结能力和分析思维能力的有效手段，也是一项重要的基本功训练，它能很好地巩固实验成果，加深对基本理论的认识和理解，从而进一步扩大知识面。
实验报告是一份技术总结，要求文字简洁，内容清楚，图表工整。报告内容应包括实验目的、实验内容和结果、实验使用仪器和元器件以及分析讨论等，其中实验内容和结果是报告的主要部分，它应包括实际完成的全部实验，并且要按实验任务逐个书写，每个实验任务应有如下内容：
1.实验课题的方框图、逻辑图（或测试电路）、状态图，真值表以及文字说明等，对于设计性课题，还应有整个设计过程和关键的设计技巧说明。
2.实验记录和经过整理的数据、表格、曲线和波形图，其中表格、曲线和波形图应充分利用专用实验报告简易座标格，并且三角板、曲线板等工具描绘，力求画得准确，不得随手示意画出。
3.实验结果分析、讨论及结论，对讨论的范围，没有严格要求，一般应对重要的实验现象，结论加以讨论，以使进一步加深理解，此外，对实验中的异常现象，可作一些简要说明，实验中有何收获，可谈一些心得体会。

实验一 TTL与非门的静态参数测试
一、实验目的
1.掌握TTL与非门电路主要参数和电压传输特性的测试方法。
2.熟悉数字电路实验箱、数字万用表的使用。
二、实验仪器及器件
1.数字电路实验箱、万用表、示波器。
3.器件：74LS00X 2、电阻：200ΩX1
三、实验预习
复习TTL与非门的逻辑功能、主要参数和电压传输特性。
四．实验原理
TTL与非门电路是目前较为普遍的一种集成门电路。本实验采用四2输入与非门74LS00，即在一块集成块内含有四个互相独立的与非门,每个与非门有2个输入端。其电路图、逻辑符号及引脚排列如图（一）(a)、(b)所示。

图（一）
对于使用集成电路者来说，所关心的是集成门电路从导通到截止所需要的转换条件其所表现出来的转换特性，诸如开门电平、输出高电平、输出低电平等这样一些静态参数，以及诸如平均传输延迟时间一类动态参数的测量，与非门电路的转换特性（电压传输特性）曲线，它表示输入由低电平变到高电平时输出电平的相应变化，所有这些都是选择和设计电路所必须了解的。
五．实验内容
1、低电平输出电源电流ICCL和高电平输出电源电流ICCH及静态平均功耗 ：
与非门处于不同的工作状态，电源提供的电流是不同的。
ICCL：指所有输入端悬空，输出端空载时，电源提供器件的电流。也称空载导通电流。测试电路如图（二）（a）所示。
ICCH：指输出端空载，每个门各有一个以上的输入端接地，其余输入端空，电源提供器件的电流。也称空载截止电流。测试电路如图（二）（b）所示。
：为电路空载导通功耗POn和空载截止功耗POff的平均值。其值为：
（通常POn＞POff）

图（二）
2、输入短路电流IIS和输入漏电流IIH：
IIS（或IIL）：指被测输入端接地，其余输入端和输出端悬空时，由被测输入端流出的电流。也称低电平输入电流。在由多级门构成的电路中，IIS相当干前级门输出低电平时，后级向前级门灌入的电流。因此，IIS关系到前级门的灌电流负载能力，IIS越小，前级门带负载的个数就越多。测试电路如图（三）（a）所示。
IIH：指被测输入端接高电平，其余输入端接地，输出端悬空时，流入被测输入端的电流。也称高电平输入电流。在由多级门构成的电路中，它相当于前级门输出高电平时，前级门的拉电流负载。IIH的大小关系到前级门的拉电流负载能力，IIH越小，前级门电路带负载的个数就越多。实际上，因IIH较小，难以测量，一般免测试此项。测试电路如图（三）（b）所示。

图（三）
（3）输出高电平UOH及关门电平Uoff
测量电路如图（四）（a）所示。先调W，使输入电压为0V这时输出电压即为UOH。然后渐渐增大输入电压，当输出电压下降90%UOH时，测得输入电压即为关门电平Uoff。
（4）输出低电平UOL及开门电平Uon
测量电路如图（四）（b）所示。先调W，使输入电压为高电平，测得的输出电压即为UOL。然后渐渐减小输入电压，测得使输出电压维持在UOL的最低输入电平，即为开门电平Uon。

2、测试TTL与非门的电压传输特性：
图（四）（b）去掉RL即为测量电路。调W，使输入电压由小到大，用万用表对应地测出输入电压和输出电压，并一一记录在表（一）中。表（一 ）只作参考，测量时，对VOff和VON的附近，输入电压的变化可取小一些。即测量点取密一些。
表（一）
ui(V) 0 0.2 0.4 0.6 0.8 1 1.5 2 2.5 3 3.5 4 …
uo(V)

3、平均传输延迟时间tpd
tpd是衡量门电路开关速度的参数，它是指输出波形边沿的0.5Vm至输入波形对应边沿0.5Vm点的时间间隔，如图（五）（a）所示。
图（五）(a)中的tpdL为导通延迟时间，tpdH为截止延迟时间，平均传输延迟时间为：

tpd的测试电路如图（五）(b)所示，由于TTL门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振荡周期T来求得。 其工作原理是：假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，经过三级门的延迟后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延迟后，A点电平又重新回到逻辑“1”。电路中其它各点电平也跟随变化。说明使A点发生一个周期的振荡，必须经过6 级门的延迟时间。因此平均传输延迟时间为

TTL电路的tpd一般在10nS～40nS之间。
由于所用的74LS00四输入与非门的tpd很短，要用7个与非门连成环形震荡器，以便测量其周期T。
六．实验报告：
1.画出所有测试电路，记录、整理实验数据，并对结果进行分析。
2.画出实测的电压传输特性曲线，并从中读出各有关参数值。

实验二 组合逻辑电路分析与设计
一．实验目的：
1.掌握组合逻辑电路的分析方法，并验证其逻辑功能。
2.掌握组合逻辑电路的设计方法,并能用最少的逻辑门实现之。
3.熟悉示波器的使用。
二．实验仪器及器件：
1.数字电路实验箱、数字万用表、示波器。
2.器件：四2输入与非门X2, 四2输入异或门74LS86X1,可预置二-八-十六进制计数器74LS197X1。
三．实验预习：
1.复习组合逻辑电路的分析方法。对实验中所选的组合电路写出函数式。
2.复习组合逻辑电路的设计方法。对实验中要求设计的电路，列出真值表，写出函数式，画出逻辑图，并在图上标明集成块引脚号。
四．实验原理：
1.组合逻辑电路的分析：对已给定的组合逻辑电路分析其逻辑功能。
步骤：（1）由给定的组合逻辑电路写函数式；
（2）对函数式进行化简或变换；
（3）根据最简式列真值表；
（4）确认逻辑功能。
2.组合逻辑电路的设计：就是按照具体逻辑命题设计出最简单的组合电路。
步骤：（1）根据给定事件的因果关系列出真值表；
（2）由真值表写函数式；
（3）对函数式进行化简或变换；
（4）画出逻辑图，并测试逻辑功能。
掌握了上述的分析方法和设计方法，即可对一般电路进行分析、设计，从而可以正确地使用被分析的电路以及设计出能满足逻辑功能和技术指标要求的电路。

五．实验内容：
1.设计一个代码转换电路，输入为4位二进制代码输出为4位循环码。
循环码见表（一）所示。
G3 G2 G1 G0
0 0 0 0
0 0 0 1
0 0 1 1
0 0 1 0
0 1 1 0
0 1 1 1
0 1 0 1
0 1 0 0
1 1 0 0
1 1 0 1
1 1 1 1
1 1 1 0
1 0 1 0
1 0 1 1
1 0 0 1
1 0 0 0
2.用逻辑开关模拟二进制代码输入，并把输出接“0-1”显示器检查电路，看电路是否正常工作。
3.用集成异步下降沿触发的异步计数器74LS197构成十六进制计数器作为代码转换电路的输入信号源。74LS197的CPA作为时钟输入，QA与CPB连接，则QD、QC、QB和QA就是十六进制计数器的输出。将QD、QC、QB和QA接“0-1”显示器，CPA接手动单步脉冲。十六进制计数器工作正常后，将QD、QC、QB和QA连接到代码转换得输入端，作为二进制代码输入。检查电路工作是否正常工作。有关74LS197的资料参阅附录。
4.用10KHz的方波作为计数器的脉冲，用示波器观察并记录CP、 QD、QC、QB、QA 和G3、G2、G1、G0的波形。注意电压波形图之间的相位关系。
5.组合电路的分析。多功能发生电路的逻辑表达为：
F4F3F2F1取不同组合，则可得到以A、B为输入变量的各种逻辑函数。
F4 F3 F2 F1 Y
0 0 0 0 Y0=1
0 0 0 1 Y1=
0 0 1 0 Y2=
0 0 1 1 Y3=
0 1 0 0 Y4=
0 1 0 1 Y5=
0 1 1 0 Y6=
0 1 1 1 Y7=
1 0 0 0 Y8=
1 0 0 1 Y9=
1 0 1 0 Y10=
1 0 1 1 Y11=
1 1 0 0 Y12=
1 1 0 1 Y13=
1 1 1 0 Y14=
1 1 1 1 Y15=
表（二）多功能发生电路函数表 表（三）各函数真值表
A B Y0 Y1 Y2 Y3 Y4 Y5 … Y15
0 0
0 1
1 0
1 1

六．实验报告：
1.写出详细的设计过程。画出逻辑图。
2.按实验内容描述实验过程，分析实验中出现的问题。
3.总结组合逻辑电路分析与设计体会。

实验三 利用MSI设计组合逻辑电路
一．实验目的：
1.熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。
2.掌握用MSI设计的组合逻辑电路的方法。
二．实验仪器及器件：
1.数字电路实验箱、数字万用表、示波器。
2.器件：四2输入与非门X2,可预置二-八-十六进制计数器74LS197X1。
三．实验预习：
1.复习常用组合逻辑电路工作原理和设计方法，及与之相应的MSI功能表及其使用方法。
2.复习采用中规模集成电路实现组合逻辑电路的方法如使用译码器和数据选择器实现组合逻辑电路。
四．实验原理：
中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能而设计的，但由于它们的一些特点，我们也可以用它们来实现任意逻辑函数。
1． 用译码器现实组合逻辑电路
译码器是将每个输入的二进制代码译成对应的输出高，低电平信号。如图（一）为3线-8线译码器。当附加控制门Gs的输出为高电平（S=1）时，可由逻图写出。

从上式可看出。Y0-Y7同时又是A2、A1、A0这三个变量的全部最小项的译码输出。所以这种译码器也叫最小项译码器。如果将A2、A1、A0当作逻辑函数的输入变量，则可利用附加的门电路将这些最小项适当的组合起来，便可产生任何形式的三变量组合逻辑函数。
例如用3线-8线译码器74LS138实现全加器。列出真值表如表（一）所示。A、B是加数与被加数，Cn是低位向本位的进位，S为本位和，Cn+1位是本位向高位的进位。由真值表可得全加器的最小项之和表达式。

令74LS138的输入A2=A，A1=B，A0=Cn，在其输出端附加两个与非门，按上述全加器的逻辑函数表达式连接。即可实现全加器功能。如图（二）所示。

A B Cn S Cn+1
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

2.用数据选择器实现组合逻辑电路
数据选择器的功能是从一组输入数据中选出某一个信号输出。或称为多路
开关。如图（三）为双四选一数据选择器74LS153逻辑图。Y1和Y2为两个独立的输出端，S1和S1为附加控制端用于控制电路工作状态和扩展功能。A1、A0为地址输入端。D10、D11、D12、D13或D20、D21、D22、D23为数据输入端。通过选定不同的地址代码即可从4个数据输入端选出要的一个，并送到输出端Y。输出逻辑式可写成

其简化真值表如表（二）所示。
S1 A1 A0 Y1
1 X X 0
0 0 0 D10
0 0 1 D11
0 1 0 D12
0 1 1 D13

从上述可知，如果将A1、A0作为两个输入变量，同时令D10、D11、D12、D13为第三个输入变量的适当状态（包括原变量、反变量、0和1），就可以在数据选择器的输出端产生任何形式的三变量组合逻辑电路。
例如用双4选1数据选择器实现二进制全减器，全减器的真值表如表（三）
其中A和B为减数与被减数，Bn为低位向本位的借位，D为本位差，Bn-1为向高位的借位。由真值表可写出全减器的最小项表达式。

设A、B为数据选择器的地址端即A1=A，A0=B，将D和Bn-1转换成数据选择器逻辑函数形式。

将上式与数据选器逻辑函数比较可得：
D10=Bn，D11=Bn，D12=Bn，D13=Bn
D20=Bn，D21=1，D22=0，D23=Bn
可得二进制全减器逻辑图如图（四）所示。

A B Bn D Bn-1

0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

五．实验内容：
1、用八选一数据选择器设计一个函数发生器电路它的功能如表（四）所示。待静态测试检查电路工作正常后，进行动态测试。将74LS197连接成十六进制作为电路的输入信号源，用示波器观察并记录CP、S1、S0、A、B、Y的波形。

S1 S0 Y
0
0
1
1 0
1
0
1 A．B
A+B
A⊕B

2、数据分配器与数据选择器功能相反。它是将一路信号送到地址选择信号指定的输出。如输入为D，地址信号为A、B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6、F7。其真值表如表（五）所示。试用3线-8线译码器74LS138实现该电路。将74LS197连接成八进制作为电路的输入信号源，将QDQCQB分别与A、B、C连接，D接模拟开关，静态检测正确后，用示波器观察并记录D=1时，CP、A、B、C及F0—F7的波形。(提示：将74LS138附加控制端S1作为数据输入端，同时令S2=S3=0，A2A1A0作为地址输入端，即可将S1送来的数据只能通过A2A1A0所指定的一根输出线送出去。)

A B C F0 F1 F2 F3 F4 F5 F6 F7
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1 D 0 0 0 0 0 0 0
0 D 0 0 0 0 0 0
0 0 D 0 0 0 0 0
0 0 0 D 0 0 0 0
0 0 0 0 D 0 0 0
0 0 0 0 0 D 0 0
0 0 0 0 0 0 D 0
0 0 0 0 0 0 0 D

六．实验报告：
1.写出详细的设计过程。画出逻辑图。
2.按实验内容描述实验过程，分析实验中出现的问题。
3.总结组合逻辑电路分析与设计体会。

实验四 译码显示电路
一、实验目的
1、掌握中规模集成译码器的逻辑功能和使用方法
2、熟悉数码管的使用
二、实验仪器及器件
1、数字电路实验箱、数字万用表、示波器。
2、器件：74LS48X1, 74LS194X1,74LS73X1，74LS00X1。
三、实验预习
1、复习有关译码显示原理。
2、根据实验任务，画出所需的实验线路及记录表格。
四、实验原理
1、数码显示译码器
（1）七段发光二极管(LED)数码管
LED数码管是目前最常用的数字显示器，图（一）(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。
一个LED数码管可用来显示一位0～9十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。

(a) 共阴连接（“1”电平驱动） (b) 共阳连接（“0”电平驱动）

(c) 符号及引脚功能
图（一）LED数码管
（2）BCD码七段译码驱动器
此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用74LS48 BCD码锁存／七段译码／驱动器。驱动共阴极LED数码管。
图（二）为74LS48引脚排列。其中
A、B、C、D — BCD码输入端
a、b、c、d、e、f、g — 译码输出端，输出“1”有效，用来驱动共阴极LED数码管。
— 灯 测试输入端， ＝“0”时，译码输出全为“1”
— 灭 零 输入端， ＝“0”时，不显示多余的零。
— 作为输入使用时，灭灯输入控制端；
作为输出端使用时灭零输出端。
2、扫描式显示
对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。对于某些系统输出的的数据，应用扫描式译码显示，可使电路大为简化。有些系统，比如计算机，某些A/D转换器，是以这样的形式输出数据的：由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD码,如图（三）所示。图中的Ds称为选通信号，并假定系统按先高位后低位的顺序送出数据，当Ds1高电平送出千位数，Ds2高电平送出百位数，……一般Ds的高电平相邻之间有一定的间隔，选通信号可用节拍发生器产生。
如图（四）所示，为这种系统的译码扫描显示的原理图。图中各片LED（共阴）的发光段并连接至译码器的相应端，把数据输入的相应权端与系统输出端相连，把各位选通端反向后接相应LED的公共端。f（A）使数据输入是伪码（8421BCD中的1010-1111）时使f（A）=0，伪码灭灯。接译码器的灭灯IB端，使不显示伪码。

3、四节拍发生器
扫描显示要求数码管按先后顺序显示。这就要求如图（三）所示的选通信号。通常该类型的信号称为节拍信号。使用如果使用的数码管共阴极，则选通信号是图（三）信号的反相。如图（五）所示就是这种节拍信号发生器。
图中74LS194为移位寄存器。它具有左移、右移，并行送数、保持及清除等五项功能。其引脚图如图（六）所示。其中Cr为清除端，CP为时钟输入端，S0、S1为状态控制端，DSR为右移数据串行输入端，DSL为左移数据输入端，D0、D1、D2、D3位并行数据输入端，Q0、Q1、Q2、Q3为数据输出端。其功能表如表

大概也就5mA以下