首页
191问答库
>
Verilog如果在always和if中实现延时周期
Verilog如果在always和if中实现延时周期
2025-04-23 23:44:46
推荐回答（1个）
回答1：
#延时都不可以综合的。不用想这种心思。
可以根据的clk周期是多少，把if中的条件用clk打拍数。
相关问答
最新问答
奥迪q514年款用的是几代发动机
南通工作服定制哪家好？
你们相信星座么?觉得可信度大么？说说为什么？
暴风城战士训练师在哪
开动漫店需要注意什么？
一个月有那些天前半夜看不到月亮，那些天前半夜能看到月亮
均乐小区怎么样？好不好？值不值得买？
黑龙江高考七百分以上有多少人
器质性精神障碍的症状表现是什么 西安康宁器质性精神障碍治疗好不好？
QQ空间刷新时弹出动态拉取失败是怎么回事？
