首页
191问答库
>
Verilog中，如何实现一个module调用另一个module中的reg变量？
Verilog中，如何实现一个module调用另一个module中的reg变量？
2024-11-03 02:32:34
推荐回答（2个）
回答1：
不能调用，只能拉到各自输入输出口再连接。
回答2：
module A ;
reg a;
endmodule
module top;
wire b;
A u_A();
assign b = u_A.a; // 这就是你要的
相关问答
verilog 如何将一个模块reg变量在例化时赋值到一个顶...
C++工程中如何在一个文件中调用另一个文件中的变量
Verilog中一个模块的输出怎么作为另一个模块的输入
求高手指教verilog中reg型和wire型在模块引用中的...
Verilog问题：如何在多个always块中写同一个寄存器...
verilog变量reg和wire问题
Verilog中输入变量能用REG型吗？是不是input a...
verilog中如何将wire类型的变量A 与reg类型的变...
最新问答
Verilog中，如何实现一个module调用另一个module中的reg变量？
我在58找了一份工作，是咖啡学徒的，去面试成功了，然后她叫我填一个职位表，然后说是要交200块，是
有关作文《妈妈的另一面》
万年历1943年阴历二月十一日是阳历的几月几日
云南最值得去的景点有哪些？
刚刚接到一个电话，显示是美国打来的，接了没听清他说的什么就挂了，是诈骗还是什么的？👇
因社区戒毒没报道被强戒到本人处于取保候审期间，取保结束后会不会被收监？
从常州开没手续车回沧州在高速上开有查车的吗
什么叫盗窃罪？什么又叫盗窃未遂
cT检查出是肺癌，做纤维镜检查什么都没
