一个 DDR2 静态随机接达存储器接口是来源-同步的哪里阅读数据而且读重复是
传输了被排列的边缘。 捕获这传输了也使用 Virtex-5 FPGAs 的数据那
重复或数据能被延迟。 在这设计，阅读数据被取得在那延迟
重复领域而且在 FPGA 中拿回在 ISERDES 中费时领域。 ISERDES
OCLK 输入和 CLKDIV 输入两者都被提供 FPGA 快速的时钟。 因此, Q3 和
ISERDES 的 Q4 输出被忽略。 differe
我不是专业人士，不过希望能帮助你，呵呵～
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024