首页
191问答库
>
verilog 如何将一个模块reg变量在例化时赋值到一个顶层模块的reg中?
verilog 如何将一个模块reg变量在例化时赋值到一个顶层模块的reg中?
2024-11-03 04:15:05
推荐回答（2个）
回答1：
在顶层调用模块中的reg变量并哗x，需要在顶败告层定义一个变量y是wire型来传递x变察蔽明量的值，再把y给其他reg，或者直接用y
回答2：
把那个reg变量作为子模块输出到顶层模块去就可以了
相关问答
verilog中模块例化的问题
verilog中wire一般什么时候应用?
Verilog 中定义信号为什么要区分 wire 和 reg...
verilog请问在顶层模块里面如何实现底层模块之间的参数传...
eda实验中顶层文件采用VerilogHDL语言设计，怎么把...
Verilog里数组是怎么在例化中传递到下一模块的？
verilog HDL中在进行测试的时候可以例化两个及两个以...
在Verilog 顶层中四个模块一个流程，循环十次，是否能只...
最新问答
verilog 如何将一个模块reg变量在例化时赋值到一个顶层模块的reg中?
药流后第一次月经有血块正常吗？
山东省德州市一共有多少个区县，多少个乡镇？
五谷丰登中的五谷是指那五谷？
购买二手车在哪里验车比较好？
华硕笔记本的出厂时间怎么查
一周提高5厘米的弹跳有啥方法？
喜欢一个男生，是一见钟情那种，而那个男生也看出我喜欢他了，对视的那几秒，他还老爱学我，学我动作，眼
SQLServer2012没有数据库 还原bak文件 怎么弄
电脑开机时弹出此程序无法显示网页，该怎么办？如题 谢谢了
