verilog语言如何仿真?

2024-11-16 11:53:46
推荐回答(4个)
回答1:

可以利用软件仿真。
最常用改弯的软件是QUARTUS II,可以从网络上下载破解版。9.0或核租闷者10.0什么型搜的都行。
进入软件后,新建工程project,再建立.v文件,输入你的代码,然后编译,利用软件自带的simulator功能进行仿真,即可。
欢迎追问~

回答2:

楼上的,QuartusII不过是Alter自己的开发工具,兼带简单的仿真功能。
1.如果是FPGA的话,你可以用氏咐Modelsim,足够了,自己写testbench,根据需要产生相应的激励信号,然败老后来测试你的模块功能是否正确。
2.如果是察核升ASIC的话,可以用VCS,这个复杂了,testbench一般使用ncverilog。

回答3:

用quartus2

回答4:

用ModelSim或ISE自带的Isim