首页
191问答库
>
verilog hdl的模块和c语言的函数有何区别与联系
verilog hdl的模块和c语言的函数有何区别与联系
2025-03-04 21:10:50
推荐回答（1个）
回答1：
Verilog是硬件描述语言,模块或者function最后都会综合成实际的电路。
而C语言的函数，则是调用时才会转入函数执行。
联系就是两者目的都是提取公共模式，简化编程
相关问答
最新问答
什么型号的钢最硬，什么型号的铁最软
在线等。。安信证券坐席代表是做什么的，待遇？
“狗”的英文是什么？
psp游戏机播放视频提示文件格式不支持
统一80d26l12v68ah汽车电瓶多少钱一个
眼皮较厚做了纳米无痕双眼皮,第7天眼皮还是很厚
比较文学专业
在生活中 我们应该怎样实现自己的人生价值
我现在一家国企工作，准备跳槽到外企去，可是英语放了好多年了忘记了很多
怎样快速防治叶霉病？？？
