D触发器和JK触发器的逻辑功能和触发方式有何不同？

一、逻辑功能的区别：

当JK触发器前桥出现时钟脉冲动作时，当J和K同时为0时，状态不变；当J为0，K为1时，二次状态为0；当J为1，K为0时，二次状态为1；当J=1K=1时，二次状态与当前状态相反。D触发器（由与非门组成），其逻辑功能为：当D=1时，q=0；当D=0时，q=1；

二、触发方式不同：

JK触发器是在时钟边缘触发的，一般上升沿rs.D触发器可分为高电平触发器和低电平触发器，有时也可分为时钟边缘触发器。

扩展资料

触发器是具有存储功能的二进制存储器件，是各种时序逻辑电路的基本器件之一。触发器可分为RS触发器、JK触发器、D触发器、t触发器等，根据其功能可分为主从触发器和边缘触发器两大类。

目前亏悔斗国内生产的TTL集成触发器主要有edge-D触发器、edge-JK触发器和主从JK触发器。这些触发器可以转换为其他函数触发器，但转换后的触发器的触发器模式不会更改。例如，从边转换的触发器仍由边触发。

参考资料来源：

百度百科-D触发器

百度百科-JK触发器

百度百科-触发器销磨

一、逻辑功能上的区别：

JK触发器出现有时钟脉冲作用时，当J和k同时为0时敏或塌，状态保持不变；当J为0而K为1时，次态为0态；当J为1而K为0时，次态为1态；当J=1 K=1时次态与现态相反 。D触发器（由与非门构成），其逻辑功能为当D=1时，Q=0；当D=0时，Q=1；

二、触发方式的区别：

JK触发器是在时钟沿触发的，一般是上升沿RS。D触发器分有高电平触发和低电平触发，也有时钟沿触发三种触发方式。

扩展资料

触发器是具有记忆功能的二进制存储器件，是各种时序逻辑电路的基本器件之一。其结构有同步、主从、维桥圆持阻塞等三种电路.触发器按功能可分为RS触发器，JK触发器，D触发器和T触发器等；按电路的触发方式可分为主—从触发器和边沿触发器两大类。

目前我国生产的TTL集成触发器主要有边沿D触发器，边沿JK触发器与主—从JK触发器等。利用这些触发器可以转换成其他功能的触发器，但转换成的触发器其团颤触发方式并不改变。例如由边沿变换来的仍是边沿触发方式的触发器。

参考资料来源：百度百科-D触发器

参考资料来源：百度百科-JK触发器

参考资料来源：百度百科-触发器

　　D触发器和JK触发器的逻辑功能：

　　JK触发器再有时钟脉冲作用时（CP=1）
当J=0 K=0时状态保持不变
当J= 0 K=1时次态为0态
当J=1 K=0时次态为1态
当J=1 K=1时次态与现态相反
D触发器（由与非门构成）：当D=1时，Q=0；卜宽当D=0时，Q=1；型亮亮

　　D触发器和JK触发器的触发方式：
　　JK 触发器是在时钟沿触发的，一般是上升沿 RS D 有高电平触发，也有地电平触发，也键唯有时钟沿触发

　　JK触发器简介:
　　是数字电路触发器中的一种基本电路单元。JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。在实际应用中，它不仅有很强的通用性，而且能灵活地转换其他类型的触发器。由JK触发器可以构成D触发器和T触发器。
　　D触发器简介:
　　（data flip-flop或delay flip-flop。）该触发器由6个与非门组成，其中G1和G2构成基本RS触发器。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。

只要有上升沿或者，下降沿就可以吧

d触发器悄迟裂的次态公式，Q*＝Q'
cp＝旦扮1的时候触发
jk触启闭发器的次态公式Q*＝Q'J＋K'Q
下降沿触发，也可以说是负边沿触发