请教FPGA用SRIO通信时Doorbell发送和响应检测的问题

2025-04-05 12:32:17
推荐回答(1个)
回答1:

Xilinx的话,查看下两端的link及ready信号的状态,那里应该会有异常