191问答库 > VHDL语言中信号定义的位置是在结构体的特定位置还是任何位置？

VHDL语言中信号定义的位置是在结构体的特定位置还是任何位置？

2025-02-26 19:55:21

推荐回答（1个）

回答1：

signal类型的数据必须定义在architecture中的如下位置，定义在其他位置就违反了VHDL的语法规则了。
下面格式是正确的：
architecture rtl of test is
signal dataout_temp1 : std_logic;
signal dataout_temp2 : std_logic;
signal dataout_temp3 : std_logic;
signal dataoutput : std_logic;
begin
...
...
end architecture;