关于VERILOG的设计，使用CPLD芯片吗？拨码控制的话需要开关两个，每个开关量为0和1，分别对应了正确和错误的灯。还需要一个晶震，可用1MHz的，对于报警和显示1min的功能可通过延时产生。 1分钟时长比较大，所以可以考虑时钟频率更小的晶振，要不芯片容量有限。
分太少了吧
