首页
191问答库
>
在Verilog HDL仿真时间怎么设置呢？
在Verilog HDL仿真时间怎么设置呢？
2024-11-22 11:44:08
推荐回答（2个）
回答1：
在Simulation菜单栏下设置好所显示的仿真时间长度
回答2：
在编辑信号的那个界面点击左上角EDIT选ENDTIME输入你想要的时间
相关问答
最新问答
为什么鱼汤加醋会变白
梦见头发被剪短了，什么意思？
手机浏览器什么最快。最好用
请问 海贼王里 罗杰吃的是什么果实？
被保险人不知情的情况下，在保单上签了字，可以全额退保吗？
excel 表格在分页预览中拖动分页虚线后变得凌乱,怎么恢复
为啥以前玩英雄联盟fps还30多 现在连10都没了
有没有类似罗马帝国一样的手机游戏，是手机游戏哦！
诺基亚电池型号BL-5J都通用? 5800-5230-5233电池一样么？
穿越之甜情涩爱小说txt全集免费下载
