首页
191问答库
>
[verilog]利用10M的时钟，设计一个单周期形状的周期波形。为什么报错，高手请进！！
[verilog]利用10M的时钟，设计一个单周期形状的周期波形。为什么报错，高手请进！！
2025-03-03 18:45:14
推荐回答（2个）
回答1：
reg [8:0]count后面要加分号
同步逻辑要用非阻塞赋值（=改为<=）
回答2：
wave和count的赋值符号都修改为<=
相关问答
最新问答
欧树面膜，很早买的，一直没用，现在过期3年了，还能用么？
有法律问题应该到哪里找律师咨询
2008年配置一台4000-4500左右的电脑
为什么年轻人越来越不懂得艰苦奋斗，勤俭节约的传统了
17款丰田卡罗拉车后右下角红色塑料一样小灯哪里有卖？
高数题，求详细步骤
请问芜湖到淮北的汽车时间表和票价，拜托！很急！
51单片机1us延时c语言程序 while语句 晶振12MHZ
思想道德修养老师让我们写一篇社会实践报告，大学生社会实践报告怎么写？希望提供一下
上有老下有小，每天都很累，烦死了
