首页
191问答库
>
Verilog代码在quartus II中进行时序仿真，但输出出现延时，该如何解决？
Verilog代码在quartus II中进行时序仿真，但输出出现延时，该如何解决？
2024-11-16 09:32:20
推荐回答（1个）
回答1：
时序仿真就是查看时序信息的吗，包括延时时间等。。。
不明白你什么意思？
相关问答
最新问答
九字开头的成语有哪些
被人打伤司法鉴定是轻微伤追讨赔偿有时间限制?
梁朝伟有首粤语歌！歌词好像有句是“不过是从来”前面的没听清楚有谁知道是什么歌？
法考是考什么内容？
外墙喷砂的砂是用哪几种材料制成的，如何制作？越详细越好。
刚才把护肤品当饮料喝了一口,会不会有事啊
支付宝实名认证时要身份证号吗？还要银行卡号吗？
语文六年级上册第四单元的作文 350字 百度
为什么孙中山、康有为、梁启超、黄兴、谭嗣同、秋瑾要闹革命？
联想小新700 300块钱能加一个内存和固态吗 如果不能150能加什么配件
