首页
191问答库
>
用verilog HDL编写让两个不同频率的正弦波叠加的程序（两路信号是8位数据输入D[7..0])叠加输出也要为8位
用verilog HDL编写让两个不同频率的正弦波叠加的程序（两路信号是8位数据输入D[7..0])叠加输出也要为8位
2025-01-07 09:22:37
推荐回答（1个）
回答1：
你线性叠加是什么意思，幅度叠加吗？
1、时钟频率要大大高于这两个正弦波；
2、两个8位，叠加后应该9位，如果还想8位，就去掉最低位。
我想你应该知道问题了。
DOUT=DATA[8：1]
相关问答
最新问答
香奈儿5号香水怎么样？味道好吗？
默沙东研发(中国)有限公司怎么样？
机械师F117-V台式机怎么样？
垫假体下巴2年了,可以取出吗？取出后皮肤会松弛吗？
耳朵阵阵疼痛怎么办？
广告学专业考研需要考什么？
班会有什么互动小游戏 能够活跃气氛的
中宣部、文化部等四部委联合下发了《关于全国博物馆、纪念馆免费开放的通知》，按照通知要求，各地陆续免
为什么很多哲学家都是研究过法律的？
我玩王者荣耀五杀怎么没记录
