时钟从专用引脚进FPGA，有专门的走线直接进GCLK驱动，如果不走专用引脚进，也可以进，但是要经过其他走线资源，增加延时。一般建议走专用引脚，这样延时小，而且延时固定，这个在高速系统里很重要。
如果用作是高速数据处理系统由于时钟走线不统一就存在延时现象，因此会出现时钟失步照成系统不能可靠工作。还是建议用专业的CLK通道！
