首页
191问答库
>
vhdl中元件例化语句端口映射可以直接映射为‘0’吗？
vhdl中元件例化语句端口映射可以直接映射为‘0’吗？
2025-02-24 06:25:13
推荐回答（1个）
回答1：
可以直接映射为‘0‘。但通常是在结构体中声明一个信号，并将该信号赋值为‘0’，同时映射aclr到该信号。
相关问答
最新问答
我这个配置玩3D游戏有点卡,是我设置问题还是我配置出了问题,哪里需要更换?
幼儿园甲醛超标对儿童的危害有多大？
会计做帐时计提是什么意思，都哪些科目需要
水中含碱多了对身体有什么坏处？
格列佛游记的概括 400字左右 大家帮帮忙啊~~快开学了~~~~(>_<)~~~~
有人说石头会长大，你们说呢？看这图片石头是长不大的了！今天捞到一条貌似很古老的铁链，石头都被圈在里
完成了目的最后付出的代价却是伤害了自己的亲人，激将法激的是我自己的心。有人说利益重要还是亲情重要，
怎么重做DELL的电脑系统 都是英文 看不懂 按F2 还是F12
911跟110有什么区别啊~？？？
拉二胡在邢台的就业前景
