cp接时钟,Q=1,D=/Q=OUT,R=S=0(接地),就是Q端接高电平,D端接Q非,值位复位端都接地。
补充问题:
1,74ls373 /573是电平触发的8d锁存器。
573和373的区别在于,573的输入在单侧排列,所以比较好布线,使用比373要广泛,价格据说也要便宜,因为量大的缘故。(当然,价格都要电话咨询的)
2,原理一样都是时序逻辑电路。
一般来说,锁存器一般为电平触发方式,或者异步方式,而触发器在时钟跳变时刻被触发。即锁存器在时钟脉冲的电平作用下改变,触发器只在时钟脉冲的上升沿或下降沿的瞬间改变。锁存器用于信号保持,触发器用于电平转换和驱动。两个D锁存器串接,时钟反向,则可以构成D触发器
Sd非与Rd非接高电平,既不清零也不置一,Q非接D,CP接时钟,Q与CP为二分频关系。