你好，首先我们用verilog写出来的是电路，不是程序。其次always关键字构造两种电路，一种是时序电路，它需要一个时钟标志就是always @（posedge ，然后在这个时钟的上升或者下降沿来触发寄存器输出结果。你的第一个always就是这样的电路。always还有一种是组合逻辑电路，它不需要时钟，它利用always后面的敏感信号列表来输出结果。在这种电路中，当输入的敏感列表信号有变化，输出就会跟着变化。你的第二个always就是这种电路，但是你第二个电路的输出跟敏感列表中的miao没有关系，所以miao的变化不会影响x和fen。
在第二个always语句块里，miao没有作为任何信号的输入，因此，即使miao变化了，也不会对其他信号产生任何影响。如果不相信，可以将miao信号引入到always块里，作为某个信号的输入看看仿真结果。
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024