寄存器类型（reg）在verilog的语法规定只有在模块语句（如always ，task等）中赋值的变量才用reg类型。因输入变量不会在模块语句中赋值，所以输入变量不能声明为reg类型。
是输入端口么，输入端口是wire型
