首页
191问答库
>
请问FPGA中怎么生成1M的时钟？用PLL的话，1M频率太低了，我是初学，想请教一下
请问FPGA中怎么生成1M的时钟？用PLL的话，1M频率太低了，我是初学，想请教一下
2025-04-06 13:27:13
推荐回答（1个）
回答1：
自己写个分频模块就好了。
50M分成25M，和50M分成1M的原理是一样的。
相关问答
最新问答
敦煌有什么好点的旅行路线吗？
联想A820T在不影响速度的前提下最大能拓展多大的内存卡？
一般普通玉石手镯多少钱?
意大利面条怎么做
驾校科目二的曲线行驶为什么我总是学不好要压线，求高手指点指点
我在用很多的护肤品，请告诉我怎样能够鉴别护肤品里含有激素？为什么要在那些滋养霜里添加激素啊？
小车在下很大雨的时候在高速公路上行驶,发动机会不会进水吗
刘备白帝城托孤有什么精辟之处？
合肥牌照在上海贴罚单了，回合肥要交多少钱啊？
现代朗动车，为什么都不带T，并且都是1.6的？
