假设谐振时的频率为w，则L、C的电抗分别为jwL和-j/wC，此时，jwL=-j/wC，当频率升高时，感抗增大，容抗减小，串联电路的电抗之和符号为正，所以呈感性，当频率降低时，感抗减小，容抗增大，则显容性！ RLC并联电路与之相反~
电源频率大于固有频率时,电路感性电源频率小于固有频率时,电路容性功率因数=容抗（或感抗）/R
