虽然错误指示在第53行，但错误发生在第52行及之前，少了一个“end if;”。注意VHDL不是C，前面的2个“else if”可以写成“elsif”，这样就可以减少2个“end if;”。
估计第80行的错误仍然在第79行及之前，还是少了“end if;”。同理，如果将第74和75行的“else if”写成“elsif”，也可以减少2个“end if;”。
仍然是少了“end if;”。
错误与第115行无关，问题应当出在这之前。但给出的信息太少（提示错误行之前只有2行描述），无从判断。
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024