大家是怎么进行DDR3的PCB布线

对于DDR3的布局我们首先需要确认芯片是否支持FLY-BY走线拓扑结构，来确定我们是使用T拓扑结构还是FLY-BY拓扑结构.。

常规我们DDR3的布局满足以下基本设计要求即可：

1.考虑BGA可维修性：BGA周边器件5MM禁布，最小3MM。
2.DFM 可靠性：按照相关的工艺要求，布局时器件与器件间满足DFM的间距要求；且考虑元件摆放的美观性。
3.绝对等长是否满足要求，相对长度是否容易实现：布局时需要确认长度限制，及时序要求，留有足够的绕等长空间。
4.滤波电容、上拉电阻的位置等：滤波电容靠近各个PIN放置，储能电容均匀放置在芯片周边（在电源平面路径上）；上拉电阻按要求放置(布线长度小于500mil）。

注意：如有提供DEMO板或是芯片手册，请按照DEMO板或是芯片手册的要求来做。

这篇文章详细讲解了DDR3布线需要注意的事项，譬如滤波电容的布局要求 ，VREF电路布局 ，匹配电阻的布局等。相信对你会有较大的帮助。
http://www.edadoc.com/cn/TechnicalArticle/show.aspx?id=996

观看此视频后，您将获得最重要的信息，这将帮助您模拟自己的PCB布局。 我们将使用Cadence Sigrity，SystemSI，SPEED2000和Allegro。

DDR走线：高速信号线要做阻抗，单端阻抗50欧姆，差分阻抗100。 差分对内线长度差控制在10MIL， 组内要做等长。拐角要走圆弧。