你这个程序可以，设计者也有这样写的。如果对输入信号c延迟N个周期，可以这样： reg [N-1:0] b; wire a； always@（posedge clk） begin b <= {b[N-1:1],c}; end assigna = b[N-1];
